基于FPGA的大点数脉压模块设计与实现-杂志社官网-杂志社编辑部投稿-知库期刊数据库

基于FPGA的大点数脉压模块设计与实现

在线投稿下载

简介：针对雷达系统长脉宽信号的大点数脉冲压缩内存占用过大、计算过程复杂的问题,提出一种可避免数据转置的脉冲压缩处理流程及一种适用于FPGA的实现方法和延时计算模型,并以此为基础设计和实现了支持128K点窗长的脉冲压缩模块.实验结果表明,模块处理延时低于 1 700 μs,可支持最大脉宽 4 ms、带宽 10 MHz的信号,与传统IP核方法相比,减少至少 50%处理延时和至少 40%内存资源消耗,仅适度增加了乘法器资源消耗,提高了大点数脉压算法在FPGA中的可实现性.展开

学者：刘国满刘雨玄付琦允冯易汪奕王俊岭

关键词：脉冲压缩FPGA大点数FFTFFT级联

分类号：TN958.3(雷达)

资助基金：国家自然科学基金

论文发表日期：

在线出版日期：2025-05-19 （网站首发日期）

页数：8(539-546)

北京理工大学学报 2026年2期

ISSN：

年,卷(期)：2025,45(5)

所属栏目：逻辑伦理

评审资料打包下载